CoWoS：随AI起飞的高端半导体封装技术

CoWoS是指衬底上晶圆级芯片封装，是英文Chip on Wafer on Substrate的缩写，属于一种集成型先进半导体封装技术。其缺点是成本太过高昂，只有苹果、赛灵思(Xilinx)、台积电等少数一线厂商采用。

CoWoS是晶圆段延伸的先进封装技术，先将半导体芯片通过Chip on Wafer(CoW)的封装制程连接至矽晶圆，再把此CoW芯片与基板连结，集成而成CoW-on-Substrate。

台积电曾经是推广CoWoS技术最力的主要厂商，在2011年推出CoWoS技术后很快在2013年开始量产。凭借CoWoS技术，台积电可以为投片客户提供涵盖下游封装测试的整套服务，也可让投片客户享受到芯片封装尺寸更小，I/O性能表现更好的优势。此外，CoWoS也被台积电视为布局2.5D/3D IC的重要试金石。

2014年底，只有赛灵思(Xilinx)、Altera两家可程式逻辑门阵列客户采用CoWoS半导体封装技术，原因是成本太过高昂。虽然经历了艰难时刻，AI的出现让CoWoS新客户大量出现：

2016年，随着制程推进到16纳米FinFET时，以及异质芯片整合趋势成形，台积电开始为NVIDIA和Avago/Boardcom采用CoWoS封装。


2016年，Nvidia推出首款采用CoWoS封装的绘图芯片GP100，为全球AI热潮拉开序幕。

2017年，Google在AlphaGo中使用的TPU 2.0也采用CoWoS封装。

2017年，英特尔的Nervana也不例外的交由台积电代工，采用CoWoS封装。

由于产能供不应求，台积电首度扩充CoWoS半导体封测产能。

目前，第三代CoWoS封装技术能够提供现行约26x32mm倍缩光罩；而将于2019年量产的第四代CoWoS能提供现行2倍倍缩光罩，约1700平方毫米；而将于2020年量产的第五代CoWoS能提供现行3倍倍缩光罩，约2500平方毫米。

由于倍缩光罩尺寸越大，可搭载更多不同的芯片、提供更大的核心面积、有更多的接脚数，让芯片功能更多元化、提升算力，最新、最高阶的芯片都必须用CoWoS半导体封装技术，这可以让产品的效能提升3-6倍。目前，CoWoS已经获得NVIDIA、AMD、Google、XilinX、华为海思等高端芯片厂商的订单。