搜索全部
  • 全部新闻
  • 商城资讯
  • 技术分享
  • 热点阅读
  • 为您推荐
  • 行业快讯
技术分享 > 文章详情

晶体管作为放大器 - 电路图及晶体管工作原理

HOTKING 2019-09-24 16:39:22 晶体管原理 晶体管电路设计 晶体管

本文讨论晶体管如何作为放大器工作、晶体管原理和作为放大器的晶体管电路设计图。晶体管是三端子半导体器件,端子是E(发射极)、B(基极)和C(集电极)。晶体管可以工作在三个不同的区域,如有源区,截止区和饱和区。晶体管作为放大器的主要功能是增强输入信号而不会发生太大变化。

晶体管是三端子半导体器件,端子是E(发射极)、B(基极)和C(集电极)。晶体管可以工作在三个不同的区域,如有源区,截止区和饱和区。晶体管在截止区域工作时关闭,并在饱和区域工作时导通。晶体管在有源区工作时作为放大器工作。晶体管作为放大器的主要功能是增强输入信号而不会发生太大变化。本文讨论晶体管如何作为放大器工作、晶体管原理和作为放大器的晶体管电路设计图。

晶体管作为放大器

放大器电路可以定义为用于放大信号的电路。放大器的输入是电流,否则是电流,其中输出将是放大器输入信号。使用晶体管的放大器电路,否则晶体管称为晶体管放大器。晶体管放大器电路的应用主要涉及音频,无线电,光纤通信等。

所述晶体管结构被分类为三种类型,如CB(共基极),CC(公共的集电极)和CE(共发射极)。但是常见的发射器配置经常用于像音频放大器这样的应用中。因为在CB配置中,增益<1,而在CC配置中,增益几乎等于1。

良好的晶体管参数主要包括高增益,高压摆率,高带宽,高线性度,高效率,高i / p阻抗,高稳定性等参数。

作为放大器的晶体管电路设计

通过增强弱信号的强度,晶体管可以用作放大器。在下面的晶体管放大器电路的帮助下,人们可以了解晶体管电路如何作为放大器电路工作。

在下面的电路中,输入信号可以在发射极 - 基极结和在集电极电路中连接的Rc负载两端的输出之间施加。

作为放大器的晶体管电路设计图
作为放大器的晶体管电路设计图

为了准确放大,请始终记住输入是正向偏置连接,而输出是反向偏置连接。因此,除了信号之外,我们在输入电路中施加直流电压(VEE),如上述电路所示。

通常,输入电路包括低电阻; 输入端的信号电压会发生一点变化,导致发射极电流发生显着变化。由于晶体管动作,发射极电流的变化将导致集电极电路内的相同变化。

目前,通过Rc的集电极电流在其上产生巨大的电压。因此,输入电路上施加的弱信号将以放大的形式在输出中的集电极电路中出现。在该方法中,晶体管用作放大器。

公共发射极放大器电路图

在大多数电子电路中,我们通常使用NPN晶体管配置,这被称为NPN晶体管放大器电路。让我们考虑分压器偏置电路,其通常被称为单级晶体管放大器电路。

基本上,偏置装置可以用两个晶体管构建,例如跨越电压源的分压器网络。它以中间点为晶体管提供偏置电压。这种类型的偏置主要用于双极晶体管放大器电路设计中。

公共发射极放大器电路图
公共发射极放大器电路图

在这种偏置中,晶体管将通过将基极偏置保持在恒定的稳定电压级来降低电流放大效应因子'β'并允许精确的稳定性。可以使用分压器网络测量Vb(基极电压)。

在上述电路中,整个电阻将等于 R1和R2 两个电阻的数量。在两个电阻器结处产生的电压电平将恒定的基极电压保持在电源电压。

以下公式是简单的分压器规则,用于测量参考电压。

Vb =(Vcc.R2)/(R1 + R2)

类似的电源电压也决定了最大的集电极电流,因为晶体管被激活,处于饱和模式。

共同的发射极电压增益

共发射极电压增益相当于输入电压比内对放大器o / p电压内的修改的修改。将Vin和Vout视为ΔVB。&ΔVL

在电阻条件下,电压增益等于集电极内朝向发射极内信号电阻的信号电阻比为

电压增益= Vout / Vin =ΔVL/ΔVB= -RL / RE

通过使用上面的等式,我们可以简单地确定共发射极电路电压增益。我们知道双极晶体管包括内置在发射极部分的微小内部电阻,即“Re”。每当内部发射极电阻由外部电阻串联连接时,定制电压增益方程如下。

电压增益= - RL /(RE + Re)

低频时发射极电路中的整个电阻将等于内部电阻和RE + Re外部电阻的量。

对于该电路,高频和低频的电压增益包括以下内容。

高频电压增益= -RL / RE

低频电压增益= - RL /(RE + Re)

通过使用上述公式,可以计算放大器电路的电压增益。

因此,这完全是关于作为放大器的晶体管。从上面的信息,最后,我们可以得出结论,晶体管只有在正确偏置时才能像放大器一样工作。良好的晶体管有几个参数,包括高增益,高带宽,高压摆率,高线性度,高i / p阻抗,高效率和高稳定性等。

军用芯片为了提高可靠性,都是采用65纳米制程。手机的CPU,主流的是七纳米制程,电脑的CPU,主流的是14纳米和12纳米制成。

CPU芯片越复杂,包含的电路越多,出错的可能性越大。我们以英特尔酷睿i系列为例,它里面封装了几亿个到几十亿个晶体管,成品CPU大多数都有缺陷。

单列直插式封装引脚从封装一个侧面引出,排列成一条直线。通常它们是通孔式的,引脚从晶体管封装一个侧面引出,排列成一条直线。当装配到印刷基板上时封装呈侧立状。引脚中心距通常为2.54mm,引脚数从2至23,多数为定制产品。晶体管封装的形状各异。

合金扩散管是在合金管的基础上发展起来的一种结构。在一次烧结温度下同时完成合金和扩散两个过程的晶体管称为合金扩散管。它是在一片P型锗片上用杂质锑先预扩散一层极薄的N型层,再在锗片上放上既含有受主杂质又含有施主杂质的合金小球,然后进行烧结。常用的小球是含有铟、镓、锑的合金球。铟、镓是受主杂质,所以在再结晶层形成P型半导体。但是锑的扩散速度比铟、镓快得多,所以在高温下,锑比铟、镓“跑”得快而先形成一层N型扩散层。这样,在烧结温度下同时形成了扩散结和合金结,成为一个PNP的合金扩散管,另一铅锑小球作为基极的欧姆电极。

这种结构所形成的发射结,由于是合金结,所以杂质分布是突变的,故称突变结。而集电结是扩散结,所以杂质分布是缓变的,是线性缓变结。控制好烧结温度和时间,可以得到很薄的基区宽度。所以合金扩散法形成的晶体管的使用频率可以做得比合金管高。由于合金扩散管中两个PN结中有一个是合金结,所以仍存在合金结的缺点,要进一步提高晶体管频率,这种结构就难于胜任。

带引脚的陶瓷芯片载体,表面贴装型封装之一,引脚从晶体管封装的四个侧面引出,是高速和高频IC用封装,也称为陶瓷QFN或QFN-C。

洛斯阿拉莫斯研究所给了诺伊曼许多研究课题。为了解决这些问题,诺伊曼必须进行大量的计算。由于这项工作的需要,他开始设想研制高速度的电子计算机。

友情链接 帮助中心 条款与条件

周一至周六 9:00-18:00 3002484866 0755-21005112 在线客服