在我们的日常生活中，我们遇到了各种类型的电子产品。推动电子产品生产革命的技术之一是“ 集成电路 ”。该技术通过增加每个芯片的逻辑门密度来减小电子产品的尺寸。今天我们有不同类型和配置的IC。正如我们观察到的那样，我们发现一些IC只能用于一个特定的应用，而一些IC可以重新编程并用于各种应用。这些类型的IC被命名为ASIC。但他们有什么不同？怎么可能重新编程呢？为什么有些IC无法重新编程？继续寻找这些问题的答案。

什么是ASIC（专用集成电路）？

ASIC完整形式是专用集成电路。这些电路是特定应用的。为特定应用定制的IC。这些通常根据特定应用程序的要求从根级设计。一些基本的专用集成电路示例是玩具中使用的芯片，用于存储器和微处理器接口的集成电路芯片等......这些芯片只能用于设计这些集成电路芯片的应用。据推测，这些类型的IC仅适用于那些生产规模大的产品。由于ASIC是从根本级设计的，因此成本较高，仅推荐用于大批量生产。

ASIC的主要优点是减小了芯片尺寸，因为电路的大量功能单元是在单个芯片上构建的。现代ASIC通常包括32位微处理器，存储器块，网络电路等......这种类型的ASIC被称为片上系统。随着制造技术的发展和集成电路设计方法的不断研究，开发出具有不同定制水平的ASIC。

ASIC的类型

ASIC基于允许程序员在芯片上进行的定制量来分类。

ASIC的类型

完全自定义

在这种类型的设计中，所有逻辑单元都是针对特定应用而定制的。设计人员必须专门为电路制作逻辑单元。用于互连的所有掩模层都是定制的。因此，程序员无法改变芯片的互连，而在编程时他必须了解电路布局。

全定制ASIC的最佳示例之一是微处理器。这种定制允许设计人员在单个IC上构建各种模拟电路，优化的存储器单元或机械结构。该ASIC制造和设计成本高且非常耗时。设计这些IC的时间大约是八周。

这些通常用于高级应用程序。最佳性能，最小化面积和最高灵活性是完全定制设计的主要特征。最终，设计风险很高，因为所使用的逻辑单元，电阻器等电路元件未经过预先测试。

半定制

在这种类型的设计中，逻辑单元取自标准库。它们不是完全自定义设计中的手工制作。一些面具是自定义的，而一些是从预先设计的库中获取的。基于从库中获取的逻辑单元的类型和互连所允许的定制量，这些ASIC分为两种类型 - 基于标准单元的ASIC和基于门阵列的ASIC。

1）基于标准单元的ASIC

要了解这些IC，首先要让我们了解标准单元库的含义。一些逻辑单元，例如AND门，OR门，多路复用器，触发器，由设计人员使用不同的配置进行预先设计，标准化并以库的形式存储。该集合称为标准单元库。

基于标准单元的ASIC

在基于标准单元的ASIC逻辑单元中，使用来自这些标准库的单元。在ASIC芯片上，标准单元区域或柔性块由以行的形式排列的标准单元组成。除了这些灵活的块之外，像微控制器甚至微处理器这样的巨型单元也被用在芯片上。这些兆单元也称为Mega函数，系统级宏，固定块，功能标准块。

上图表示具有单个标准单元区域和四个固定块的标准单元ASIC。掩模层是定制的。设计人员可以在芯片上的任何位置放置标准单元。这些也称为C-BIC。

2）基于门阵列的ASIC

这种半定制ASIC 在硅晶片上具有预定义的晶体管。设计者不能改变管芯上存在的晶体管的位置。基本阵列是门阵列的预定义模式，基本单元是基本阵列的最小重复单元。

设计人员只负责使用芯片的前几个金属层来改变晶体管之间的互连。设计师从门阵列库中选择。这些通常称为蒙板门阵列。基于门阵列的ASIC有三种类型。它们是通道门阵列，无通道门阵列和结构化门阵列。

A）Channeled门阵列

在这种类型的门阵列中，布线空间留在晶体管行之间。这些类似于CBIC，因为空间留给了块之间的互连，但是通道门阵列单元行的高度是固定的，而在CBIC中，这个空间可以调整。

通道门阵列

该门阵列的一些主要特征是 - 该门阵列使用行之间的预定义空间进行互连。制造时间为两天到两周。

B）通道更少的门阵列

如在通道门阵列中看到的那样，在单元行之间没有留下用于布线的空闲空间。这里，从门阵列单元上方完成布线，因为我们可以定制金属1和晶体管之间的连接。对于布线，我们将晶体管放置在未使用的布线路径中。制造前置时间约为两周。

通道更少的门阵列

C）结构化门阵列

如上所示，这种类型的门阵列具有嵌入块以及门阵列行。结构化门阵列具有更高的CBIC面积效率。与Masked门阵列一样，它们具有更低的成本和更快的周转时间。这里，嵌入式功能的固定大小对结构化门阵列构成限制。例如，这个门阵列是否包含为32k位控制器保留的区域，但如果在应用程序中我们只需要16k位控制器的区域，则剩余区域将被浪费。所有门阵列的周转时间为两天到两周，都有定制的互连。

结构化门阵列

可编程ASIC

有两种类型的可编程ASIC。它们是PLD和FPGA：

PLD（可编程逻辑器件）

这些是现成的标准细胞。我们可以对PLD进行编程以定制应用程序的一部分，因此它们被视为ASIC。我们可以使用不同的方法和软件来编程PLD。它们包含常规的逻辑单元矩阵，通常是可编程阵列逻辑以及触发器或锁存器。这里互连作为单个大块存在。

PROM是该IC的常见示例。EPROM使用MOS晶体管作为互连，因此通过施加高电压，我们可以对其进行编程。PLD没有定制的逻辑单元或互连。这些都有一个快速的设计周转。

可编程逻辑器件

FPGA（现场可编程门阵列）

其中PLD具有可编程阵列逻辑作为逻辑单元FPGA具有类似门阵列的布置。PLD比FPGA更小，更简单。由于其灵活性和特性，FPGA正在取代微电子系统中的TTL。设计周转只有几个小时。

现场可编程门阵列

核心由可编程基本逻辑单元组成，可以执行组合逻辑和顺序逻辑。我们可以使用某些方法编程逻辑单元和互连。基本逻辑单元被可编程互连矩阵包围，并且核心被可编程I / O单元包围。

FPGA通常包括可配置逻辑块，可配置I / O块，可编程互连，时钟电路，ALU，存储器，解码器。

我们已经看到了不同类型的ASIC。现在让我们了解在制造过程中完成所有这些自定义和互连的时间。

专用集成电路（ASIC）设计流程

设计ASIC以逐步的方式进行。这种步骤顺序称为ASIC设计流程。设计流程的步骤在下面的流程图中给出。

ASIC设计流程

设计输入：在此步骤中，设计的微体系结构使用硬件描述语言（如VHDL，Verilog和System Verilog）实现。

逻辑综合：在此步骤中，使用HDL准备要使用的逻辑单元的网表，互连类型和应用所需的所有其他部分。

系统分区：在这一步，我们将大尺寸的芯片分成ASIC尺寸的芯片。

布局前模拟：在此步骤中，进行模拟测试以检查设计是否包含任何错误。

平面规划：在此步骤中，网表上的块排列在芯片上。

放置：在此步骤中，确定块内单元格的位置。

路由：在此步骤中，在块和单元之间绘制连接。提取：在此步骤中，我们确定电阻值和互连电容值等电气特性。

布局后模拟：在提交制造模型之前，进行模拟以检查系统是否与互连负载一起正常运行。

ASIC的例子

现在已经了解了ASIC的不同特性，让我们看一些ASIC的例子。

标准单元ASIC： LCB 300k，500k来自LSI Logic公司，SIG1,2,3个来自ABB Hafo Inc.，GCS90K来自GCS Plessey。

门阵列产品： Harris Semiconductor的AUA20K，National Semiconductors的SCX6Bxx，德州仪器的TGC / TEC系列。

PLD产品： Advanced系列的PAL系列，飞利浦半导体的GAL系列，XC7300的XC7300和XILINX的EPLD。

FPGA产品： XILINX的XC2000，XC3000，XC4000，XC5000系列，QuickLogic的pASIC1，Altera的MAX5000。

ASIC的应用

ASIC的独特性彻底改变了电子产品的制造方式。这些减小了芯片尺寸，同时增加了每个芯片的逻辑门密度。ASIC通常是高级应用的首选。ASIC芯片用作卫星，ROM制造，微控制器和医疗和研究领域的各种应用的IP核。ASIC的趋势应用之一是BITCOIN MINER。

比特币矿工

加密货币的挖掘需要更大的功率和高速硬件。通用CPU不能以高速提供如此高的计算能力。ASIC比特币矿工是专门设计的主板和电源中的芯片，构建在一个单元中。它是一种专门设计的硬件，直到芯片级别，用于比特币挖掘。这些单元只能执行单一加密货币的算法。对于不同类型的加密货币，我们可能需要另一个矿工。

ASIC的优点和缺点

ASIC的优点包括以下内容：

• 小尺寸的ASIC使其成为复杂大型系统的高选择。

• 由于在单个芯片上构建了大量电路，因此会导致高速应用。

• ASIC具有低功耗。

• 因为它们是芯片上的系统，所以电路并排存在。因此，需要非常小的路由来连接各种电路。

• ASIC没有时序问题和后期制作配置。

ASIC的缺点包括以下内容：

• 由于这些是定制芯片，因此它们为编程提供低灵活性。

• 由于这些芯片必须从根部设计，因此每单位成本高。

• ASIC具有更长的上市时间。

ASIC与FPGA

ASIC和FPGA之间的区别包括以下内容。

ASIC和FPGA的区别表

因此，这完全是关于专用集成电路的概述。ASIC的发明引起了电子设备使用方式的巨大变化。我们以各种应用的形式在日常生活中使用ASIC。您遇到过哪些ASIC集成电路应用？您使用的是哪种类型的ASIC集成电路呢？

帮助中心

购物指南

配送与支付

特别说明

售后服务